



ON-Semi自動車用認定1200V SiC MOSFET (NVHL080N120SC1) 構造解析、プロセス解析レポート



パッケージ写真



チップ写真

概要

- ・本製品は $V_{ds}=1200(V)$ 、 $R_{on}=80(m\Omega)$ 、 $I_{dmax}=20(A)$ 、最大動作温度 $175^{\circ}C$ ディスクリートSiC-MOSFETで 高い電力密度と高効率の動作を併せ持っている製品となります。
- ・AEC-Q101認証を取得し、車載アプリケーションに対応。電気自動車用の車載DC-DCやオンボードチャージャー、太陽光発電、無停電電源、サーバ電源などへの用途が見込まれています。
- ・信頼性および耐久性を高め、動作の安定性を強化する特許取得済みのターミネーション構造が採用されています。

解析のポイント

構造解析レポート

- ・SiC-MOSFETの平面レイアウトおよび、断面構造を明らかにしています。
その結果からセル構造、及び端部のターミネーション構造に特徴があることが判明しました。

プロセス・デバイス特性解析レポート

- ・プロセス技術に関する考察、マスク枚数及び製造プロセスフローを推定しています。
特にチャネルのセルフアライン形成プロセスと端部のターミネーション構造に注目して考察しております。
- ・本製品はAEC-Q101認証製品であり、トランジスタ構造から耐量性の強化に関連するポイントについて抽出しています。
- ・On-Semi社と各メーカーの R_{onA} の比較を行い、プロセス世代を推定しております。
- ・高温時($175^{\circ}C$)のオフ状態ドレインリーク電流密度についてもOn-Semi社と各メーカーの比較を行い本製品の特徴を考察しています。

レポート内容と価格

○SiC-MOSFET 構造解析レポート:50万円(税別)

○SiC-MOSFET プロセス、デバイス特性解析レポート:40万円(税別)

SiC MOSFET構造解析レポート

【目次】		頁
1.	デバイスサマリー	3
1-1.	解析結果まとめ	4-7
2.	パッケージ解析	8
2-1.	外観・X線観察	9-11
2-2.	SiC MOSFETチップ写真	12-13
2-3.	パッケージ断面構造解析	14-29
3.	SiC MOSFETチップ解析	30
3-1.	平面構造解析(OM)	31-48
3-2.	平面構造解析(SEM)	49-61
3-3.	断面構造解析(SEM)	62-76
4.	付録 EDX分析結果	77
4-1.	EDX分析結果	78-97


SiC MOSFETプロセス解析レポート

【目次】	頁
1 ON-Semi社のSiC系MOSFET NVHL080N120SC1 解析結果のまとめ.....	3
1.1 ON-Semi社製品と他社のSiC MOSFETの特性比較.....	4
1.2 SiC MOSFETチップ全体	5
1.3 チップ端部	6
1.4 デバイス構造: SiC MOSFET	7
トランジスタの模式的な断面図	7
2 SiC MOSFET観察	8
2.1 平面構造解析(SEM)	8
トランジスタの構造・プロセスの特徴(1) - (4)	8-11
2.2 トランジスタの耐量性を強化するための対策	12
2.3 チャネル長Lchを決定するためのN+およびPウェル拡散のセルフアライン形成プロセスの詳細(推定)	13
3 ON-Semi社のSiC系MOSFET NVHL080N120SC1解析結果まとめ.....	14
表1 デバイス構造: SiC MOSFET	14
表2 SiC MOSFET構造: レイヤー材料・膜厚	15
4 プロセスフロー	16
4.1 SiC MOSFETのフロントエンドウェーハプロセスフロー(推定).....	16
4.2 SiC MOSFETのプロセス・シーケンス断面図	17-21
5 電気特性評価.....	22
5.1 ON-Semi SiC MOSFET NVHL080N120SC1のId-Vds特性.....	23
5.2 デバイス温度をパラメータとしたオフ状態のドレイン電流対ドレイン電圧(Vds)および活性化エネルギー(Ea).....	24
5.3 オフ状態破壊電圧BVdss特性	25
5.4 メーカー間のリーク電流の比較	26
5.5 ボディダイオード特性	27
5.6 容量(Ciss, Coss, Crss)-Vds特性	28
5.7 デバイス構造と電気特性解析: ON抵抗	29-30
5.8 N-エピ層不純物濃度解析	31
5.7 デバイス構造と電気特性解析: ブレークダウン電圧	32
6 関連文献目録	33
7 関連特許目録	33-36

SiC MOSFET構造解析レポート


1-1. 解析結果まとめ

パッケージ外観 TO-247パッケージ



チップ外観 Die size: 2.95mm x 2.95mm = 8.70mm²


On Semiconductor
NVHL080N120SC1



- ・プレーナ型ゲート、ソース上部メタル
- ・終端構造はJTE(Junction Termination Extension)を使用
- ・JTEは

断面構造解析



セル部



チップ端部



表面電極部



3-3. 断面構造解析(SEM)

On Semiconductor
NVHL080N120SC1




Fig. 3-3-15 外周部断面SEM像:JTE領域拡大

- ・JTEは
- ・JTEは
- ・JTEは

SiC MOSFETプロセス解析レポート(1)

2.2 トランジスタの耐量性を強化するための対策

ON-Semi
NVHL080N120SC1




Fig. 2-2-1 素子部 断面SEM像

トランジスタの耐量性を強化する対策(推定)

- 1) ...
- 2) ...
- 3) ...
- 4) ...
- 5) ...
- 6) ...

2.3 チャンネル長Leffを決定するためのN+およびPウェル拡散のセルフアライン形成プロセスの詳細(推定)



SIC MOSFETプロセス解析レポート(2)

ON-Semi社のSIC MOSFET NVHL080N120SC1のプロセス・シーケンス(推定)

マスク	プロセス	コメント
ウエハー	SIC N-epi 12um, 1×10^{18} atoms/cm ³ Bu/Bu/N+ 基板	
[1]	AM フォトリソ	アライメントマークを形成(Focal marks)
	蒸着	蒸着
[2]	フォトリソ	
[3]	蒸着	
[4]	フォトリソ	
[5]	蒸着	
[6]	フォトリソ	
[7]	蒸着	
[8]	フォトリソ	
[9]	蒸着	
[10]	フォトリソ	
[11]	蒸着	
[12]	フォトリソ	
[13]	蒸着	
[14]	フォトリソ	
[15]	蒸着	
[16]	フォトリソ	
[17]	蒸着	
[18]	フォトリソ	
[19]	蒸着	
[20]	フォトリソ	
[21]	蒸着	
[22]	フォトリソ	
[23]	蒸着	
[24]	フォトリソ	
[25]	蒸着	
[26]	フォトリソ	
[27]	蒸着	
[28]	フォトリソ	
[29]	蒸着	
[30]	フォトリソ	
[31]	蒸着	
[32]	フォトリソ	
[33]	蒸着	
[34]	フォトリソ	
[35]	蒸着	
[36]	フォトリソ	
[37]	蒸着	
[38]	フォトリソ	
[39]	蒸着	
[40]	フォトリソ	
[41]	蒸着	
[42]	フォトリソ	
[43]	蒸着	
[44]	フォトリソ	
[45]	蒸着	
[46]	フォトリソ	
[47]	蒸着	
[48]	フォトリソ	
[49]	蒸着	
[50]	フォトリソ	





Fig.5-2-1 デバイス温度をパラメータとしたオフ状態の I_{dss} - V_{ds} 特性。




Fig.5-2-2 $V_{ds} = 600V$ と $800V$ でのオフ状態ドレイン電流の温度依存性

5.4 メーカー間のリーク電流の比較




Fig.5-4-1:デバイスの $T_j = 175^\circ C$ でのオフ状態ドレインリーク電流密度の比較
参考として、SiベースのIGBTも含む

ON-Semi
NVHL080N120SC1