



低ノイズスイッチングレギュレーター: Analog Devices製 LT8625SP-1 概要解析レポート、回路解析レポート



Package X-Ray



Chip Overview

概要

Analog Devices社は、低ノイズDC-DCコンバータの最新世代である Silent Switcher®3 を2023年に発売しました。これらの製品は実効出力ノイズがLDO並みに低く、電源ノイズに敏感なアプリケーションに対して直接電源供給できることが特徴です。

本レポートではチップの全回路解析を実施し、構成している機能の特定や回路構成、およびノイズ対策を始めとしてどのような工夫をおこなっているのかを明らかにしています。

製品特徴

- ・ 製品情報 Analog Devices LT8625SP-1 (2021年11月発表)
- ・ 入力電圧2.7~18V、出力電流8A、変換効率90%、スイッチング周波数300kHz~4MHz、実効出力ノイズ $4\mu V_{RMS}$ (10Hz~100kHz)
- ・ チップ情報 チップサイズ 1.73mm × 1.53mm、積層メタル数 4層

解析内容

【概要解析】 【回路解析】 チップサイズ、チップ写真(トップメタル、Poly層)

【概要解析】 チップ断面観察による層間膜厚およびデザインルールの推定

【概要オプション】 パッケージ内PCBの実装部品接続および各層配線レイアウト

【回路解析】 回路解析、特徴ある機能や工夫についてコメント、各層のチップ写真、端子機能の特定
納品物: レポートPDFと回路図ビューワー、SchematicのCADデータ(EDIFフォーマット)

レポート価格

概要解析 : ¥180,000 (税抜)

概要+オプション : ¥420,000 (税抜)

回路解析(フルレポート) : ¥4,500,000 (税抜)

【回路解析】 機能ブロック毎のレポート価格(税抜)

・ 出力ドライバ: ¥1,500,000

・ エラーアンプを含む入力回路: ¥1,050,000

発注後 1weekで納品

【概要解析】

Table of Contents

	Page
1. Summary of Analysis Results	4
2. Overview	5
2-1. Device Summary.....	5
2-2. Package.....	6
2-3. Package X-Ray	7
2-4. Die Overview.....	8
3. Cross-section	11

【オプション解析】

1 Option Analysis 1

A-1.	Package Board Layout.....	15
A-2.	Pin Assignment.....	24
A-3.	Package Layout Analysis.....	25

オプション解析レポートの一部抜粋

A-3 Package Layout Analysis

○パッケージ内に設けられた容量素子や出力ドライバである High Side Driver (HSD)と Low Side Driver (LSD)に関する様子の接続調査を実施した。

・外部電源端子 PVIN は L4 から L







Fig. A-3-1 Package Layout Analysis 1

	Page
1 Overview	7
1-1. Device Summary.....	7
1-2. Package.....	8
1-3. Package X-Ray.....	9
1-4. Die Overview	10
1-5. Pin Assignment.....	15
2 Elements	17
2-1. MOS Transistor	17
2-2. Bipolar Transistor	28
2-3. Resistor	31
2-4. Capacitor.....	32
2-5. Diode	35
2-6. Fuse.....	37
2-7. Test pad	38
2-8. Cell Parameters.....	39
3 Analysis Area	40
3-1. Floor plan.....	40
3-2. Guard-ring.....	41
3-3. Switch Transistors.....	42
4 Circuits	43
4-1. Summary	43
4-2. Low-Side Switching Behavior	44
4-3. High-Side Switching Behavior	45
4-4. Analysis Circuit	46

回路解析レポートの一部抜粋

4-1. Summary

Table 4-1 Function Summary

Function	Target Circuit	Comment
Error Amp, Current Source for SET, V_c Clamp Circuit	Fig.6	説明文
VREF & Power Supply	Fig.7	説明文
Error Detect	Fig.8	説明文
Oscillator, Phase Locked Loop	Fig.14	説明文
Fuse ROM (OTP)	Fig.17	説明文
Gate Driver	Fig.18	説明文

