半導体

GaN HEMT(650V)：Cambridge GaN Devices CGD65B200S2 構造解析、プロセス解析、回路解析レポート


PKG写真	X線	GaN HEMTチップ	回路構成

レポート概要

　英国の新興企業であるCambridge GaN Devices社（CGD）は、シングルチップ上にゲート入力回路を備えた新しい650V GaN HEMTを発表しました。今回その解析レポートとして下記の3つをリリースします。

　(1) パッケージの断面構造、GaNチップの平面、断面構造、組成分析を行う構造解析レポート

　(2) 製造プロセスフロー推定、デバイス構造と電気特性関連の考察を行うプロセス解析レポート

　(3) 本製品の特徴でもあるゲート入力回路部の回路解析レポート

型番：　CGD65B200S2　 Vds=650V　Id=8.5A Ron=200mΩ　製品リリース日：2022年12月

　・ICeGaN™ (Integrated Circuit Enhancement GaN)ゲートテクノロジ採用製品

　・Si-Power MOSFETまたはSJ-MOSFETと同様のゲートドライバーでの動作可能

　・電流検出機能搭載されており、外部検出抵抗が不必要

① 構造解析レポート 価格：￥1,000,000（税別) 発注後1weekで納品　　

　・ノーマリーオン、ノーマリーオフ (Depletion)GaN FET、2DEGとメタル抵抗素子、およびMIM容量を使用したアナログと単純なデジタル機能を統合したGaN 集積回路 (GaN IC) である。　　これらの素子の構造の特徴を解析する。

　・5層メタル配線が使用されている。

　・基本構造はAlGaN/GaN-epi-on-Siウェハ基板であり、TEMおよびEDX分析によって特徴付けられる。

② プロセス解析レポート　価格：￥650,000（税別) 発注後1weekで納品　　

　・構造的特徴と他のGaN製品との比較により、製造元の識別が可能である。

　・詳細な製造プロセスフローとフォトマスキング手順を推定。

　・パワーGaN FETの実際の耐圧(BVdss)を測定し、動作マージンを測定する。

　・GaNチップ面積を節約するため、一部の回路素子はメタルパッドの下にレイアウトされている。

③ 回路解析レポート　価格：￥400,000（税別) 発注後1weekで納品　　

　・ゲート入力回路は、650V パワー FET に適用される最大ゲート電圧を制限するために使用されている。

　・ゲート入力回路の面積は約0.3mm2で、 CGD65A055S2(Ron=55mΩ) も同じ回路ブロックが使われている。

　・ESD保護回路が明確化される。

　・回路基準電圧はICeGaN内で生成される（Navitas製NV6117では外部ツェナーを使用）

・その他当社リリースレポートはこちら

一覧へ戻る